From 8aa2684ce44a14eaf23d6c6887a23fb551bde179 Mon Sep 17 00:00:00 2001
From: Friedrich Beckmann <friedrich.beckmann@gmx.de>
Date: Sat, 28 Jun 2025 18:02:26 +0200
Subject: =?UTF-8?q?erstes=20=C3=9Cbungsblatt?=
MIME-Version: 1.0
Content-Type: text/plain; charset=UTF-8
Content-Transfer-Encoding: 8bit

---
 cpu/cpuabus64.tex | 8 ++++++++
 1 file changed, 8 insertions(+)
 create mode 100644 cpu/cpuabus64.tex

(limited to 'cpu/cpuabus64.tex')

diff --git a/cpu/cpuabus64.tex b/cpu/cpuabus64.tex
new file mode 100644
index 0000000..9b06ae5
--- /dev/null
+++ b/cpu/cpuabus64.tex
@@ -0,0 +1,8 @@
+\Aufgabe{CPU 64 Bit Adressbus}
+
+Aktuelle CPU Architekturen wie AMD64 oder ARMv8 arbeiten mit 64 Bit für Daten und Adressen. Erläutern sie warum bei aktuellen CPUs nur 48 bis 52 Bit des Adressbusses als physikalischer Adressbus nach außen geführt werden.
+
+\loesungsbox{12cm}{
+Mit einem 64 Bit großen Adressbus kann man $2^{64}$ = 16 Exabyte also ungefähr 16 Millionen Terabyte Speicher adressieren. Systeme mit diesen physikalischen Speichergrößen werden derzeit nicht eingesetzt. Mit 48 Bit Adressbusgröße lassen sich 256 TiB Speicher adressieren. Server können heute (2025) beispielsweise mit bis zu 16 TiB RAM ausgestattet werden, beispielsweise ein Dell PowerEdge 960 Server.
+}
+
-- 
cgit v1.2.3

