blob: 4a5ed4cb30505bfcbd63398bfcfda4d55d6798d5 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
|
RISCV de1_murax_franz
========================
Der fabelhafte RISCV Softcore auf dem Terasic DE1 Board! Für Franz.
### Murax Plattform mit RISCV Prozessor aus SpinalHDL
* 50 MHz Taktfrequenz
* UART mit 115200 Baud
* GPIO an den Roten LEDs
* Timer
### VHDL aus SpinalHDL
```
cd VexRiscV
sbt "runMain vexriscv.demo.de1_murax_franz"
cp ./de1_murax_franz.vhd ../src/
```
### VHDL Simulation des Prozessors
UART sendet 'A' und LEDs wechseln nach 1 Sekunde...
```
cd sim
cd de1_murax_franz
make sim
```
### FPGA Synthese und Download
```
cd pnr
cd de1_murax_franz
make prog
```
### Software Build mit gcc
```
cd VexRiscvSocSoftware/projects/murax/demo
make
cp ./build/demo.hex ../../../../VexRiscv/src/main/ressource/hex/muraxDemo.hex
```
Dann nochmal VexRiscV bauen und nochmal FPGA Synthese. Der Code landet via VHDL im
FPGA.
### UART anschliessen an MAC
Die UART läuft mit 115200 Baud. Mit einem FTDI USB UART Adapter kann man die UART vom DE1 Board anschliessen. Es wird eine Nachricht gesendet und die Eingaben kommen zurück. Auf MacOS:
```
screen /dev/tty.usbserial-FTALDMJL 115200
```
|
