blob: 4e0080f4cfe29a736b9e39b5c4c93a99971ac774 (
plain)
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
|
Praktikum Digitaltechnik
========================
Im Rahmen des Praktikums Digitaltechnik werden kombinatorische und sequentielle Schaltungen mit dem Modelsim Simulator simuliert und mit der Intel Quartus Software für eine Altera FPGA synthetisiert. Die Schaltungen können auf dem Altera DE1 Board ausprobiert und untersucht werden.
* Boolesche Ausdrücke
* Binaer zu 7Segment Konverter
* Addierer
* Zaehler
* Automate
Technische Umsetzung
--------------------
### Entwicklungsumgebung
Die Schaltungsteile sind in VHDL beschrieben. Als FPGA Board
wird das Altera DE1 Board verwendet. Die Designsoftware ist kostenlos von Altera erhaeltlich.
* Synthese: Altera Quartus II
* Simulation: Altera Mentor Modelsim (Web Edition)
Die Designsoftware ist auf einer virtuellen Maschine fertig installiert. Eine Beschreibung ist hier: http://www.hs-augsburg.de/~beckmanf/dokuwiki/doku.php?id=ubuntu_virtual_cae_system
### Ordnerstruktur
src: hier sind alle VHDL Quelldateien
sim: hier sind die Makefiles fuer die Simulation der Komponenten
pnr: Place and Route - Die makefiles fuer die Synthese der Schaltung
scripts: Globale scripts
### Download, Simulation und Synthese
Das Projekt ist unter git Versionsverwaltung. Zum Download sind die folgenden Schritte notwendig:
```
mkdir projects
cd projects
git clone https://gitlab.elektrotechnik.hs-augsburg.de/beckmanf/digitaltechnikpraktikum.git
cd digitaltechnikpraktikum
```
Hier die Simulation von geschalteten LEDs:
```
cd sim
cd ledsw
make sim
```
Die zugehörige Synthese:
```
cd ../../pnr
cd ledsw-make
make quartus
```
Um das Design auf das Board zu laden muss das Board mit dem Kabel an den USB Anschluss des Rechners angeschlossen sein. Dann:
```
make prog
```
Ein einfaches make zeigt die moeglichen Targets.
|
