1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
|
% !TEX root = dt-slides-cpu.tex
\section{Cache}
\begin{frame}
\frametitle{CPU Cache}
\begin{center}
\Huge CPU Cache / Speicherhierarchie
\end{center}
\end{frame}
\begin{frame}
\frametitle{Eigenschaften von Speichertechnologien}
%\begin{center}
\includegraphics[width=0.7\textwidth]{cpu-cache/ram-speed}
\includegraphics[width=0.7\textwidth]{cpu-cache/dram-history}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}[fragile]
\frametitle{CPU Cache - Zugriffsmuster auf Speicher bei Prozessoren - Lokalität}
%\begin{center}
\begin{block}{Temporale Lokalität}
Nach einem Zugriff auf eine Datenposition erfolgt mit hoher Wahrscheinlichkeit
bald wieder ein Zugriff auf dieselbe Position.
\end{block}
\begin{block}{Räumliche Lokalität}
Nach einem Zugriff auf eine Datenposition erfolgt mit hoher Wahrscheinlichkeit bald ein Zugriff auf benachbarte Adressen.
\end{block}
\begin{lstlisting}
fn main {} {
let mut xs = vec![1980, 2017, 2019];
for i in 0..2 {
println!("x ist {}", xs[i]);
}
}
\end{lstlisting}
\vspace{4cm}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Speicherhierarchie}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-hierarchie}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Datentransfer}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-transfer}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Speicherhierarchie}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-pyramide}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Speicherzugriff}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-zugriff}
\begin{itemize}
\item Woher ist bekannt welche Datenwörter im Cache sind?
\item An welche Stelle soll ich das neue Datenwort speichern?
\end{itemize}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Direct Abgebildet}
%\begin{center}
\includegraphics[width=0.8\textwidth]{cpu-cache/cache-direct}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Beispiel Zugriff}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-access-example}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Beispiel Zugriff}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-access-example}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-example-a}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Beispiel Zugriff}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-access-example}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-example-c}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Beispiel Zugriff}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-access-example}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-example-e}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - 32 Bit Direkt}
%\begin{center}
\includegraphics[width=0.7\textwidth]{cpu-cache/cache-32bit-direct}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Fehlzugriffsrate}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-fehlzugriffsrate}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Beispiel Fastmath Prozessor - Direkt, Blockgröße 64 Byte }
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-fastmath}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Beispiel Fastmath Prozessor - Zugriffsfehlerrate}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-fastmath-errorrate}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Effekt von Cachemisses (Fehlzugriffen) auf die Ausführungszeit}
%\begin{center}
\begin{itemize}
\item Nehmen Sie an, dass eine CPU zwei Taktzyklen benötigt für die Ausführung eines Befehls benötigt, wenn sowohl Daten als auch Befehle im Cache vorhanden sind (0 Prozent Cache Miss Rate).
\item Nehmen Sie an, dass es bei einem Fehlzugriff sowohl für Daten als auch bei Befehlen 100 Taktzyklen länger dauert.
\item Nehmen Sie an, dass es bei 2 Prozent aller Zugriffe auf den Befehlscache zu einem Fehlzugriff kommt.
\item Nehmen Sie an, dass es bei 4 Prozent aller Zugriffe auf den Datencache zu einem Fehlzugriff kommt.
\item Nehmen Sie an, dass 36 Prozent aller Befehle load oder store Befehle sind, die zu einem Zugriff auf den Datenspeicher führen.
\item Vergleichen Sie die Ausführungsdauer mit realen Cachezugriffsfehler mit einem perfekten Cache. (Lsg: Faktor 2,72 langsamer).
\item Siehe: \url{https://youtu.be/QBu2Ae8-8LM?t=800}
\end{itemize}
\vspace{4cm}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Assoziativität - direkt - satzassoziativ - vollassoziativ}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-assoziativ}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Assoziativität - Fehlerrate}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/cache-assoziativ-fehler}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Aufbau 4fach satzassoziativ}
%\begin{center}
\includegraphics[width=0.6\textwidth]{cpu-cache/cache-satz4}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - Speicherzugriffsmuster und Ausführungszeit - Sortieralgorithmen}
%\begin{center}
\includegraphics[width=0.48\textwidth]{cpu-cache/sort-befehle}
\includegraphics[width=0.48\textwidth]{cpu-cache/sort-taktzyklen}
\includegraphics[width=0.48\textwidth]{cpu-cache/sort-fehlzugriffe}
\includegraphics[width=0.48\textwidth]{cpu-cache/sort-erklaerung}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{CPU Cache - AMD Zen Architektur}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/amd-zen-architecture}
\tiny{source: Wikipedia, \url{https://en.wikipedia.org/wiki/Zen_(microarchitecture)}}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{Virtueller Speicher}
\begin{center}
\Huge Virtueller Speicher
\end{center}
\end{frame}
\begin{frame}
\frametitle{Virtueller Speicher}
%\begin{center}
\includegraphics[width=0.8\textwidth]{cpu-cache/virt-konzept}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{Virtueller Speicher}
%\begin{center}
\includegraphics[width=0.8\textwidth]{cpu-cache/virt-offset}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{Virtueller Speicher - Seitentabelle}
%\begin{center}
\includegraphics[width=0.8\textwidth]{cpu-cache/virt-seitentabelle}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
\begin{frame}
\frametitle{Virtueller Speicher - Translation Lookaside Buffer (TLB)}
%\begin{center}
\includegraphics[width=0.9\textwidth]{cpu-cache/virt-tlb}
\tiny{source: Patterson und Hennessy, Rechnerorganisation und Rechnerentwurf, 2014}
%\end{center}
\end{frame}
|
